Laboratorio di Progettazione Microelettronica

 

Edizione 2017

Luogo: Laboratorio LIDIA Multifunzionale
Orario: Martedì ore 10:30-13:30 (prima lezione martedì 2 maggio 2017, ore 10:30)

Programma
Simulazione di circuiti integrati analogici: design entry (Virtuoso Composer), ambiente di simulazione (ADE Analog Design Environment), HDL per circuiti analogici (Verilog-A). simulazione (Spectre)
Design for manufaturing: simulazione Monte-Carlo, corner analysis
Front-end of Line (FEOL): disegno di un layout (Virtuoso), DRC e LVS (Assura), simulazione post-layout
RTL-to-silicon: design entry e simulazione digitale (NC-verilog), sintesi (RC compiler)
Mixed-Signal: co-simulazione analogico/digitale
Back-end of Line (BEOL): Floorplan, Place&Route, Clock-tree generation, Tape-out (SoC Encounter)

Materiale

ISTRUZIONI-COLLEGAMENTO-MACCHINA-VIRTUALE

Progetto_PPG – Descrizione del progetto da implementare e specifiche

VerilogA tutorial (Tutorial Verilog-A) – VerilogA Cadence Manual
TUTORIAL_MC (Tutorial Simulazioni Corner e Monte Carlo)
TUTORIAL_NOISE (Tutorial Simulazioni con rumore)
Schema-Progetto (Schema del progetto da realizzare) – adc8_c35_reva (Datasheet del convertitore AD di libreria)
LabProgMicroel_digSim
LabProgMicroel_digSynth – FILES
TUTORIAL_LAYOUT_INVERTER_2
FILES_PR

VALUTAZIONE ESPERIENZA D’USO LABORATORIO VIRTUALE

 

credits unica.it | accessibilità Università degli Studi di Cagliari
C.F.: 80019600925 - P.I.: 00443370929
note legali | privacy

Nascondi la toolbar