Circuiti Integrati

 

Libri di testo:

Circuiti Integrati Digitali:
J. Rabaey, A. Chandrakasan, B. Nikolic, “Digital Integrated Circuits, 2nd Edition”, Pearson, ISBN-9780130909961 (nel programma indicato come Rabaey)

Circuiti Integrati Analogici:
B. Razavi, “Design of Analog CMOS Integrated Circuits 2e”, McGraw-Hill Education; ISBN-10: 1259255093, ISBN-13: 978-1259255090 (nel programma indicato come Razavi)

Per approfondimenti:
“CMOS: Circuit Design, Layout and Simulation” – Jacob Baker – Ed. Wiley, ISBN 978-0-470-88132-3

Lucidi di lezione

Questionari di valutazione della didattica:
Disponibili sul sito del CdS in ing. elettronica.

Orario:
Disponibile sul sito della facoltà di ingegneria ed architettura.

Prerequisiti:
Calcolatori Elettronici: Porte Logiche, Logica combinatoria e sequenziale
Dispositivi Elettronici: Equazioni caratteristiche del transistor MOS, Processo CMOS
Elettronica: Amplificatore come scatola chiusa (black-box), Retroazione, Stabilità

Programma:
Introduzione ai sistemi elettronici (Rabaey, cap. 1, Razavi cap. 1)
Concetti di base (analogico vs. digitale)
Processo CMOS (Rabaey cap. 2-3 – Razavi cap. 2-17-18)
Struttura del transistor MOS – Processo realizzativo – Layer -Equazioni – Modelli del MOS per la progettazione analogica e digitale – Elementi di layout
Rumore elettrico (Razavi cap. 7)
Tipologie di rumore elettrico (termico, flicker, shot) – Rumore elettrico in un circuito – Rapporto segnale/rumore
Inverter CMOS (Rabaey cap. 5)
Caratteristica di trasferimento statica (VTC) – Margini di rumore –Layout – Caratteristiche dinamiche (tempo di propagazione) – Dissipazione di potenza – Dimensionamento
Circuiti Logici (Rabaey cap. 6-7)
Logiche statiche (CMOS, pass-transistor) – Logiche dinamiche (concetto di base, domino, np-CMOS) – Latch e flip-flop
Memorie a semiconduttore (Rabaey, cap.12)
Classificazione delle memorie – Architetture di memorie – ROM – RAM – RAM non volatili – Circuiti base (elemento di memoria, sense amplifier)
Amplificatori (Razavi cap. 3)
Generalità – Punto di lavoro e progettazione – Topologia a source comune – Topologia a gate comune – Inseguitore di source – Amplificatore cascode – Push-pull
Specchi di corrente (Razavi cap. 5)
Specchio di corrente semplice – Strutture cascode – Circuiti di polarizzazione
Amplificatori differenziali (Razavi cap. 4-9-10)
Generalità – Coppia differenziale – Amplificatori differenziali cascode – Common-Mode Rejection Ratio (CMRR) – Coppia differenziale con carico attivo – Circuiti Fully-Differential -Amplificatore due-stadi – Operational Transconductance Amplifier (OTA) – Polarizzazione – Common-Mode Feedback (CMFB)
Generatori di tensioni di riferimento (Razavi cap. 11)
Generatori MOS-resistore – Circuiti basati su bandgap
Circuiti dinamici (Razavi cap. 12)
Il MOS come interruttore – Sample&Hold – Circuiti a capacità commutate

Materiale Didattico:
CI_MAT_raccolta_esercizi (esercizi su logica combinatoria)
CI_MAT_raccolta_esercizi_2 (esercizi su logica sequenziale)

Lucidi:
Presentazione del corso: CI_TEO_00_pres
Introduzione ai circuiti integrati digitali e analogici: CI_TEO_01_intro
Processo CMOS: CI_TEO_02_cmos
Layout: CI_TEO_03_layout
Inverter CMOS: CI_TEO_04_inverter
Logica Combinatoria: CI_TEO_05_comb
Logica Sequenziale: CI_TEO_06_seq
Memorie: CI_TEO_07_mem
Amplificatori singolo stadio e specchi di corrente: CI_TEO_08_blocchibase
Amplificatori operazionali: CI_TEO_09_ampli
Comparatori e Sample&Hold: CI_TEO_10_comp_sh
Circuiti a Capacità Commutate: CI_TEO_11_switcap (aggiornato 31/5/2019)

Esercitazioni:
Esercitazione inverter: CI_ESE_01_TESTO
Esercitazione inverter (soluzione): CI_ESE_01
Esercitazione logica combinatoria: CI_ESE_02_TESTO (aggiornato 25/3/2019)
Esercitazione logica combinatoria (soluzione): CI_ESE_02
Esercitazione logica dinamca: CI_ESE_03_TESTO
Esercitazione logica dinamica (soluzione): CI_ESE_03
Esercitazione logica pass-transistor: CI_ESE_04 (aggiornato 4/4/2019, con correzione errore calcolo capacità parassita transistor in triodo)
Esercitazione logica sequenziale: CI_ESE_05
Esercitazione memorie: CI_ESE_06
Esercitazione amplificatore di Miller: CI_ESE_08_TESTOCI_LAB08 (soluzione)
Esercitazione amplificatore folded cascode: CI_LAB09_TESTOCI_LAB09 (soluzione)

Materiale:
TUTORIAL_LAYOUT_INVERTER_2


PER POTERE UTILIZZARE IL SIMULATORE DAL PROPRIO PC CHIEDERE ISTRUZIONI E CREDENZIALI DI ACCESSO CON UNA EMAIL AL DOCENTE

Testi esercitazioni in laboratorio:

Prove in itinere:
Prima Prova in Itinere: 26 aprile, ore 14:30, aula BA (iscrizioni aperte su esse3): ESITI
Seconda Prova in Itinere: 13 giugno, ore 15:00 aula B0 (iscrizione aperte su esse): ESITI

Date indicative appelli  (verificare sempre sul sito della Facoltà):
Le date degli appelli andranno verificate sul sito della Facoltà.

credits unica.it | accessibilità Università degli Studi di Cagliari
C.F.: 80019600925 - P.I.: 00443370929
note legali | privacy

Nascondi la toolbar